详情

由深圳瑞沃微半导体科技有限公司发布 | 2025-02-15 深圳 体育游戏app平台

一、RDL 时刻的崛起与中枢肠位

跟着半导体时刻的赶快发展，先进封装界限正资格着一场深刻的变革。在这场变革中，重新散布层（RDL）时刻脱颖而出，成为了先进封装异质集成的基石，备受业界逼迫。

RDL（Re-distributed layer），行动已矣芯片水平场合电气延迟和互连的要害时刻，在 3D/2.5D 封装集成以及 FOWLP（扇出型晶圆级封装）中知道着举足轻重的作用。它通过在芯片名义千里积金属层和相应的介电层，玄妙地酿成金属导线，并将 IO 端口重新设想到更宽绰的区域，构建出名义阵列布局。这一立异时刻不仅使得芯片间的键合更薄，简化了工艺，还让设想东说念主员大要以更为紧凑和高效的风光舍弃芯片，从而显耀减少了器件的合座占大地积。

如今，RDL 时刻已日常应用于 MEMS 器件、传感器、功率器件、存储器、微处理器和图形处理器等稠密界限的封装，为已矣更小、更快、更高效的芯片设想提供了坚实的时刻复旧。

二、RDL 时刻的多重上风

裁汰开采本钱：RDL 时刻的出现，坎坷了传统封装中腾贵且耗时的引线键合和倒装芯片键合工艺的拘谨。通过减少开采所需的元件数目，有用地裁汰了开采本钱。同期，它还大要创建小外形尺寸的高性能 IC，恬逸了阛阓对微型化、高性能电子居品的需求。 减少占大地积：在刻下追求极致浮薄的电子开采阛阓中，RDL 时刻将多个芯片集成到单个封装中的才调显得尤为遑急。它极大地减少了器件的合座占大地积，为打造更微型、更紧凑的电子元件提供了可能。这关于智妙手机、可衣服开采和物联网开采等对空间条款极高的居品来说，是至关遑急的时刻突破。 改善电气性能：RDL 中介层具有极小的信号通孔尺寸，这一特质大幅改善了 SerDes 信号完好意思性 (SI)。同期，由于 RDL 金属厚度的上风，内存 SI 也得到了显耀扶植。此外，摄取的低损耗介电材料进一步裁汰了介电损耗，使得扫数封装的电气性能得到了全面优化。 提高设想活泼：RDL 介质层利用细巧的流露宽度和间距，有用地减少了路由干绕，为在 IC 内路由信号和电源提供了一种高效的设施。它扶直更多的引脚数目，使得 I/O 触点间距愈加活泼，凸点面积更大，为芯片设想提供了更大的解放度和活泼性。 伸开剩余84%

三、RDL 时刻的发展趋势与挑战

时刻卓越趋势：RDL 的时刻卓越关于先进封装的发展具有潜入的风趣。刻下，4 层 RDL 时刻如故教诲，良率达到了令东说念主瞩有策动 99% 水平，大要恬逸约 85% 的封装需求。但是，时刻的发展永不啻步。在改日几年，布线层数将从 4 层加多到 8 层以上，头部厂商封装业务的 RDL L/S 将从 2023/2024 年的 2/2μm 逐渐发展到 2025/2026 的 1/1μm，再到 2027 年以后的 0.5/0.5μm，向着更细巧的场合不休迈进。 工艺复杂性挑战：RDL 时刻是一个复杂的过程，往往波及半加成工艺，包括电介质千里积、湿法或干法蚀刻、屈膝层和籽晶层千里积以及镀铜等多个法子。这需要一系列高端的开采，如掩膜开采、涂胶机、溅射台、光刻机、刻蚀机以过头他配套工艺开采的扶直。每一个要道的精度和质地齐径直影响着最终的封装效力，对工艺限制和开采性能建议了极高的条款。 先进封装中的问题与应酬：在先进扇出和异构封装中，存在着芯片移位、芯片翘曲、芯片间应力以及 RDL 走线损坏等风险。RDL 工艺波及在有机聚酰亚胺 (PI) 或聚苯并恶唑 (PBO) 薄膜的褊狭迹线内镀铜，新工艺旨在提高 RDL 粘附力，同期减少热轮回过程中的机械应力和热应力。为了有用料理这些复杂的相互作用，先进的建模、材料工程和晶圆工艺正不休插足使用，以确保肃穆的 RDL 制造。 国内时刻突破需求：为了已矣高密度、高带宽的芯片互连，推动 RDL 时刻的卓越，国内同仁仍需在多个要害界限赢得突破。在 L/S 1/1μm 细线条光刻、已矣 RDL 高 I/O 密度和细巧 I/O 间距的微孔加加工时刻、低介电常数和低破费因子的介电材料以及半加成法等方面，努力已矣开采工艺的细巧化。从国产开采端来看，封装里面 L/S 往更细场合发展，对国产光刻步进机建议了更高的条款；高端应用的封装尺寸广大大于 1 reticle size，需引入更大尺寸 reticle size 的光刻开采；2μm 以下 L/S 布线检测的国产 AOI 开采仍有很大的发展空间，亟待扶植。

四、各企业的 RDL 时刻决议与进展

台积电：台积电行动半导体行业的领军企业，为片上系统 (SoC)、存储器件和功率器件等千般应用提供了日常的 RDL 时刻惩办决议。其面向 HPC 应用的 CoWoS 应用备受关心。其中，CoWoS-R 利用 InFO 时刻和 RDL 中介层已矣了 HBM 和 SoC 集成，是一种低本钱决议。CoWoS-L 则结合了 CoWoS-S 和 InFO 时刻的优点，使用夹层与 LSI（局部硅互连）芯片进行互连，通过 RDL 层进行电源和信号传输，提供了活泼的集澄净象。

InFO 是一个立异的晶圆级系统集成时刻平台，具有高密度 RDL，可已矣挪动、高性能筹算等千般应用的高密度互连和性能。相较于 CoWoS 决议，InFO 摄取 RDL 代替硅中介层，不必 TSV，性价比更高。台积电的 InFO_oS 利用 InFO 时刻，具有更高密度的 2/2μm RDL 线宽 / 间距，可提供多达 14 个重新散布层，已矣芯片之间尽头复杂的布线。在芯片隔邻的基板上还有一层更高密度的布线层。Info_LSI 时刻是 InFO_oS 的升级版，使用硅桥（RDL L/S：0.4/0.4μm）以及 RDL 层代替整块硅，达到了性能与本钱的均衡。InFO 时刻已奏效应用在苹果 iPhone 和 Mac 系列居品、特斯拉的 Dojo 超算以及 AMD 巨兽级芯片 MI300 上，展现了其纷乱的时刻实力和日常的应用远景。

2. 三星：在公共半导体行业加快调理的布景下，三星正在针对 AI、5G 及 HPC 等界限，积极开发本钱 / 算力 / 性能 / 延迟 / 带宽 / 功能迭代集成惩办决议。其中，I-CubeE 摄取集成硅桥的 RDL 中介层，对比现存硅中介层裁汰了 22% 的封装本钱，且大要利用镶嵌 FO-PLP 中间并用作接口的硅桥的小 L/S 上风，已矣硅芯片之间的高效合并。除了提供信号与电源完好意思性外，还扶直大于掩模板（Reticle）4 倍以上的大尺寸封装。

R-Cube™ 是三星电子的低本钱 2.5D RDL 中介层时刻，通过高密度 RDL 已矣了逻辑到逻辑和逻辑到 HBM（高带宽内存）模块的合并，比较 H-Cube/X-Cube，具有本钱低、快速的盘活时辰、设想活泼性和信号完好意思性等上风。Samsung Foundry 正在开发一款 2.5D 无硅通孔 RDL 中介层时刻，配备 2/2um 的 L/S，以及集成了 4 个 HBM 模块的大型中介层（约为 1600mm²）。三星半导体半导体先进封装（AVP）业务团队正在起劲于开发基于 RDL、硅中介层 / 硅桥接和 TSV 堆叠时刻的下一代 2.5D 和 3D 高等封装惩办决议，接头来岁推出其称为 SAINT 的高等互连时刻（SAINT S、SAINT D、SAINT L），以与台积电的 CoWoS 封装时刻伸开竞争。刻下，三星正在争夺大宗 HBM 内存订单，尽管赢得了 AMD 下一代 Instinct 加快器的订单，但与深度绑定 NVIDIA 的台积电在东说念主工智能阛阓的份额比较，仍有较大的扶植空间。

3. ASE 集团：ASE 集团为内存、微处理器和图形处理器等千般应用提供了日常的 RDL 时刻惩办决议。其 VIPack 先进封装平台，利用先进的重布线层制程、镶嵌式整合以及 2.5D/3D 封装时刻，已矣了超高密度和性能设想的三维异质封装结构。其中，FOCoS-CF 和 FOCoS-CL 惩办决议具备高层数（>6 层）和细线 / 间距（L /S = 1μm/1μm），适用于需要高密度芯片间合并、高输入 / 输出计数和高速信号传输的应用。

FOCoS（Fan-Out Chip on Substrate） 封装时刻可已矣小芯片与多达五层的多个 RDL 互连、1.5/1.5μm 的较小 RDL L/S 以及 34x50mm² 的大扇出模块尺寸的集成。它还提供了日常的居品组书册成，举例具有高带宽内存 (HBM) 的专用集成电路 (ASIC) 和具有 Serdes 的 ASIC，涵盖 HPC、集结、东说念主工智能 / 机器学习 (AI/ML) 和云霄等界限。此外，由于摈弃了硅中介层并裁汰了寄生电容，FOCoS 比 2.5D Si TSV 阐扬出更好的电气性能和更低的本钱。FOCoS-CF 由两个面朝下的 ASIC 小芯片组成，通过 Cu 过孔径直与 RDL 合并，何况 Si 芯片和扇出 RDL (L/S 2/2 um) 之间莫得微凸块；FOCoS-CL 由并列配置的三个小芯片（1 个 ASIC 芯片和 2 个 HBM）构建而成，ASIC 芯片和 2 个 HBM 通过 RDL (L/S 2/2 um) 和 Cu 微凸块合并。FOCoS-Bridge 是一种 2.5D 封装，具有 ASIC 和 HBM 两个芯片，两者通过镶嵌 RDL 的硅桥芯片已矣超细间距互连，硅桥芯片 (L/S 0.6/0.6 um) 镶嵌扇出 RDL 层 (L/S 10/10 um)，用于在 ASIC 和 HBM 之间设立合并。

4. 日蟾光：日蟾光看好东说念主工智能驱动的恒久半导体需求，正积极扩大马来西亚槟城工场的产能。到本年底，日蟾光将领有 46 座智能工场，占公共半导体后段专科封测代工（OSAT）产业出货量比重约 32%，占台湾地区 OSAT 出货量比重卓越 50%。在 RDL 时刻方面，日蟾光的 RDL 层数大于 6 层，L/S 为 1-1.5 μm，具备较强的时刻实力和阛阓竞争力。

5. 安靠科技：安靠科技行动公共半导体封装和测试工作提供商，为传感器、MEMS 器件和功率器件等千般应用提供了日常的 RDL 时刻惩办决议。其硅片集成扇出时刻 (SWIFT /HDFO) 旨在在更小的占大地积内提供更高的 I/O 和电路密度。SLIM 及 SWIFT 决议均摄取 TSV-less 工艺，其中 SWIFT 是安靠的最先进的高密度扇出结构，不错已矣 2/2 μm 线 / 间距特质，从而已矣往往使用 2.5D TSV 的 SoC 分区和集结应用所需的尽头高密度的芯片到芯片合并。细间距芯片微凸块为应用处理器和基带开采等先进居品提供了高密度互连。SLIM 利用前说念代工，在硅片名义的无机介质层上制作 1µm，致使亚微米金属布线，L/S 小于 2um。

HDFO 高密度扇出性封装是基于 SWIFT® 开发而成的异构芯片封装决议，先将有微凸块的芯片贴合至 RDL 预布线的介质层，也即是中段拼装历程，切单后再倒装至 FCBGA 基板以完成异构芯片封装。该时刻保持了高密度连线，出色的信号质地，无需 TSV，在 GPU 和 FPG、工作器阛阓上进一步裁汰了封装本钱。10 月份，总投资 16 亿好意思元的安靠越南芯片封测工场开动运营，安靠正在提高先进封装出产才调，2023 年头为 3000 晶圆 / 月，猜意料 2024 年上半年，2.5D 封装量将达到 5000 个晶片 / 月，到 2024 年，英伟达猜想将占安靠 2.5D 封装产量的 70-80%。

6. 长电科技：长电科技领有国内起初的 XDFOI™平台，这是一种基于 RDL 的高性价比小芯片封装惩办决议，专为异构集成量身定制。该平台可已矣线宽和线距低至 2 微米的多个重新散布层 (RDL)。此外，极窄的凸点间距互连时刻和大封装尺寸允许集成多个芯片或小芯片、高带宽存储器和无源元件。

XDFOI™将一个或多个逻辑芯片（CPU/GPU 等）、I/O 芯片和 / 或高带宽内存芯片（HBM）舍弃在 RDL 堆栈中介层（RSI）上，酿成高度集成的异构封装。XDFOI™不错将高密度 fcBGA 基板 “微型化”，将部分散布层调理到 RSI 基板上，利用 RSI 线宽和线距减弱至 2 微米的上风，减少芯片互连间距，已矣更高效力以及活泼的系统集成。另外，部分 SoC 互连不错调理到 RSI，已矣基于 Chiplet 的结构立异和芯片的高性能和低本钱。刻下长电科技 XDFOI™已有踏实量产的 2.5D RDL 高性能封装决议，并接续推动千般化决议的研发及量产，向国表里客户提供面向小芯片架构的高性能先进封装惩办决议，在行业时刻及量产教悔均居于起初地位。从产能布局来看，长电科技是国内最大参与者之一，其临港工场是国内首个大范畴专科出产车规级芯片制品的先进封装基地，公司接头在 2025 年上半年已矣开采进厂，然后进入到量产的阶段。

7. 通富微电：通富微电面向高性能筹算研发和量产了 VisionS 2.5D/3D Chiplet 决议，自建 2.5D/3D 产线全线通线，1+4 居品及 4 层 / 8 层堆叠居品研发稳步推动。基于 ChipLast 工艺的 Fan-out 时刻，已矣了 5 层 RDL 超大尺寸封装（65×65mm）；超大多芯片 FCBGA MCM 时刻，已矣了最高 13 颗芯片集成及 100×100mm 以上超大封装。在 FO 系列中，通富微电提供 Chip First 和 Chip last 两种决议，重散布 L/S 为 2/2um，应用于 MIC、RF、CPU、GPU 和集结等界限。公司通过在多芯片组件、集成扇出封装、2.5D/3D 等先进封装时刻方面的提前布局，何况完成了高层数再布线时刻开发，不休强化与客户的深度调解，以恬逸客户在 AI 算力等方面的需求。

8. 华天科技：华天科技的三维晶圆级封装平台 3D Matrix 旗下有 eSiFO 和 eSinC。在高密度晶圆级扇出型封装时刻方面，L/S 为 2/2um，RDL Layer 为 6 P5M，封装尺寸 15×15mm。eSiFO 通过在硅基板上刻蚀凹槽，将芯片正面朝上舍弃且固定于凹槽内，芯片名义和硅圆片名义组成了一个扇露面，在这个面上进行多层再布线，并制作引出端焊球，临了进行切割、分辩和封装。

eSinC 将多颗芯片集成，用硅基取代塑封料，已矣的封装尺寸最大不错达到 40mm×40mm。改日，跟着 RDL 线宽线距越来越小，层数会越来越多。eSinC 时刻结合 fine pitch RDL、hybrid bond、高等基板等平台时刻，不错进一步扶植封装密度，设立完好意思的 Chiplet 封装平台。华天科技正在放纵发展高端芯片的晶圆和制品测试业务，积极推论高端测试产能范畴，其上海、南京、江苏三大工场新封装神志来岁起将连续迎来量产。

9. 甬矽电子：甬矽电子正在积极布局先进封装有关界限，通过奉行 Bumping 神志掌持了 RDL 及凸点加工才调，为公司后续开展晶圆级封装、扇出式封装及 2.5D/3D 封装奠定了工艺基础。公司起劲于不休减弱线宽，刻下最小线宽可达 5um，最小线间距可达 5um，诈欺于量产居品上的细线宽为最小线宽 8um，最小线间距 8um。尽管与海外起初水平比较还有一定差距，但甬矽电子在先进封装界限的积极探索和努力值得关心。

10. 云天半导体：云天半导体开发了滤波器三维封装、新式扇出封装时刻、玻璃通孔时刻以及 IPD 时刻。在玻璃通孔场合体育游戏app平台，用大马士革工艺在玻璃基名义制备三层 RDL 堆叠；摄取无机薄膜材料行动介质层进行制备，已矣了更细更高精度的金属布线。

发布于：广东省